La industria ya no está lejos del estándar de memoria DDR6 de próxima generación para plataformas de escritorio y servidores, y los fabricantes de chips de memoria están trabajando con JEDEC para promover la formulación de especificaciones relevantes. Según el medio coreano The Elec, los principales fabricantes de almacenamiento como SK Hynix, Samsung y Micron han iniciado el diseño DDR6 en el laboratorio y están coordinando gradualmente los planes de desarrollo de módulos con los fabricantes de sustratos. La investigación y el desarrollo colaborativos mencionados anteriormente se llevan a cabo bajo el liderazgo de JEDEC, una organización de estándares industriales, para garantizar que la nueva generación de memoria tenga una base técnica unificada a nivel de diseño.

Se informa que los fabricantes relevantes tendrán acceso a la primera versión del borrador del estándar DDR6 proporcionado por JEDEC a partir de 2024, pero los parámetros clave como el rango de voltaje, la definición de la señal, el empaquetado del consumo de energía y el diseño de los pines aún no se han finalizado. Con la reciente intensificación del avance de la industria, se espera que estas brechas se llenen gradualmente y también se acelere el proceso de finalización del estándar. Anteriormente, varios fabricantes líderes abandonaron la etapa de muestra y entraron en un ciclo de verificación más estricto, allanando el camino para la posterior producción en masa.

En términos de indicadores de rendimiento que preocupan al mundo exterior, la información actualmente divulgada muestra que la velocidad de transmisión inicial objetivo de DDR6 es 8.800 MT/s, y planea expandirse hacia arriba a 17.600 MT/s, lo que es casi equivalente a duplicar el límite de velocidad del DDR5 existente. El núcleo de este aumento sustancial de velocidad es que DDR6 adopta una arquitectura de subcanal de 4×24 bits, lo que requiere la introducción de nuevas ideas de diseño en términos de integridad de la señal. Por el contrario, la DDR5 actual todavía utiliza una estructura de subcanal de 2×32 bits. Las diferencias en la división de canales entre las dos generaciones de estándares impondrán nuevos requisitos en el diseño del controlador, el cableado y el número de capas de PCB.

En el contexto de los módulos DIMM tradicionales que encuentran límites físicos en altas frecuencias, la industria generalmente deposita sus esperanzas en la tecnología CAMM2 para aliviar los múltiples cuellos de botella de las señales de alta velocidad en el espacio, el cableado y las formas de interfaz. Las señales actuales indican que se espera que las plataformas de servidores sean las primeras en introducir DDR6 y luego pasen gradualmente a plataformas portátiles de alta gama una vez que aumente la capacidad de producción. Los productos de consumo de escritorio pueden seguir más adelante.

A juzgar por el calendario, el año pasado se habló en la industria de que DDR6 se "lanzaría" en 2027. Sin embargo, la última opinión se inclina más a considerar 2027 como la etapa clave de verificación del cliente, y se espera que el uso comercial real a gran escala para el mercado se realice en 2028. Al mismo tiempo, con el envío de servidores de nueva generación y la La tasa general de penetración de aplicaciones de DDR5 alcanzó aproximadamente el 80% el año pasado y se espera que aumente aún más hasta aproximadamente el 90% este año, el papel de DDR4 en la cadena industrial se está considerando gradualmente como una generación de la que "debe salir". Esto no sólo reserva más espacio de mercado suficiente para el nuevo estándar, sino que también ayuda a liberar la capacidad de producción de la fábrica de obleas para la posterior producción en masa de chips y módulos DDR6.