Resumen:
NVIDIA anunció recientemente la tecnología de memoria personalizada de alto ancho de banda NVHBM (NVIDIA High Bandwidth Memory). A diferencia de las soluciones tradicionales de HBM que integran controladores de memoria en chips informáticos, NVHBM incorpora funciones relacionadas en la base de la pila 3D HBM. Nvidia planea adoptar la tecnología en futuras GPU y expandirla a clientes de XPU de terceros a través de NVLink Fusion.
La arquitectura tradicional de HBM generalmente implementa controladores de memoria en la matriz informática, ocupando así una valiosa área de silicio que de otro modo podría usarse para unidades informáticas. NVHBM tiene como objetivo mejorar simultáneamente el ancho de banda, la eficiencia energética y el área disponible de la matriz informática moviendo el controlador dentro de la pila de HBM. Según los datos proporcionados por NVIDIA, en comparación con el HBM4E estándar, NVHBM puede lograr hasta un 30% de aumento en el ancho de banda de la memoria, una reducción del 15% en el consumo de energía de HBM y permitir que el procesador obtenga hasta un 25% de área disponible adicional.
El ahorro de área proviene principalmente de la interfaz de memoria física rediseñada. El HBM estándar utiliza conexiones de interfaz más amplias, lo que ampliará el espacio de embalaje; La PHY personalizada de NVHBM puede reducir el área de E/S hasta en un 67 % en comparación con JEDEC HBM4E. Las interfaces más estrechas también simplifican el enrutamiento del interposer, liberando hasta un 80% de espacio de silicio adicional disponible en el diseño general. NVIDIA señala que la huella PHY reducida significa restricciones de enrutamiento reducidas en el intercalador, lo cual es especialmente importante para integrar múltiples conjuntos de pilas HBM junto a matrices informáticas grandes.
En términos de consumo de energía, la reducción del 15% en el consumo de energía de HBM no sólo es significativa para mejorar la eficiencia, sino que también libera un mayor margen de disipación de calor para la matriz informática. Esta ventaja es especialmente crítica para implementaciones y centros de datos a escala empresarial: cuando miles de unidades de cómputo se ejecutan simultáneamente en cientos de racks, las mejoras en la eficiencia energética en componentes individuales se amplifican significativamente. NVIDIA toma como ejemplo un centro de datos con una XPU de 2000 W y una escala de potencia total de 1 GW. En teoría, el margen de energía ahorrado puede soportar la implementación de hasta 15.000 XPU adicionales.
Cabe mencionar que Samsung lanzó recientemente un nuevo producto en Hot Chips. En la conferencia de 2026 se confirmó que HBM4E se está preparando para enviar una tarifa de un solo pin de 16 Gbps, que supone una mejora adicional en comparación con la versión actual de 14 Gbps. El HBM4E de 14 Gbps existente proporciona 3,6 TB/s de ancho de banda por pila a través de 2048 pines, mientras que la versión de 16 Gbps puede aumentar este valor a 4 TB/s. Si a esto se le suma el aumento del 30% del ancho de banda reclamado por Nvidia, se espera que el ancho de banda teórico de un solo grupo de NVHBM alcance aproximadamente 5,2 TB/s.
NVIDIA declaró que NVHBM aceptará la verificación de múltiples proveedores de memoria para simplificar el proceso de certificación de proveedores para los clientes. Annapurna Labs, una filial de Amazon, se ha convertido en el primer socio en confirmar que cooperará con NVIDIA para promover NVHBM.
Comentarios