Recientemente, un equipo de investigación compuesto por ingenieros de la Universidad de Stanford, la Universidad Carnegie Mellon, la Universidad de Pensilvania y el MIT anunció un gran avance.Se fabricó con éxito el primer prototipo de circuito integrado 3D monolítico producido en una fundición comercial de Estados Unidos.Este prototipo de chip rompe el diseño bidimensional tradicional y utiliza un único proceso continuo para apilar directamente la memoria y los circuitos lógicos verticalmente.
Se fabrica utilizando el proceso maduro de 90 nm a 130 nm de SkyWater en su línea de producción de 200 mm e integra circuitos lógicos CMOS de silicio tradicionales, capas de RAM resistivas y transistores de efecto de campo de nanotubos de carbono.
De esta manera, se acorta significativamente la ruta de datos entre la unidad de almacenamiento y la unidad informática, mejorando así significativamente el rendimiento.
Los primeros resultados de las pruebas de hardware publicados por el equipo de investigación muestran que la estructura apilada mejora el rendimiento aproximadamente cuatro veces en comparación con implementaciones 2D comparables con latencia y tamaño similares.
Además del hardware medido, se evaluaron arquitecturas de pila superior mediante simulación y los resultados mostraron que los diseños con más memoria y capas informáticas pueden mejorar el rendimiento hasta 12 veces en cargas de trabajo de IA.
El equipo señaló además que al continuar con la integración vertical en lugar de reducir ciegamente el tamaño del transistor, se espera que la arquitectura finalmente logre una mejora de 100 a 1000 veces en el producto de retardo de energía (una medida combinada de velocidad y eficiencia).
Si bien los laboratorios académicos han demostrado previamente chips 3D experimentales, el equipo enfatiza que la mayor diferencia con este trabajo es que se fabricó en un entorno de fundición comercial en lugar de una línea de producción de investigación personalizada.
