Resumen:
ASML está trabajando con clientes para desarrollar máscaras más grandes para equipos de litografía EUV High-NA de próxima generación, un ajuste que se espera que haga que el sistema sea más adecuado para los chips de centros de datos e IA más grandes. La compañía afirmó que los equipos EUV existentes pueden imprimir chips con un área de aproximadamente 800 milímetros cuadrados, lo que es suficiente para cubrir procesadores y aceleradores diseñados para hardware avanzado de centros de datos por fabricantes como Nvidia y Google.
High-NA EUV es la principal plataforma de litografía de próxima generación de ASML. Puede imprimir características más finas que el EUV existente, lo que ayuda a los fabricantes de chips a lograr diseños de mayor densidad en procesos avanzados. Pero actualmente utiliza una máscara más pequeña, lo que limita el área del chip que se puede imprimir en una sola exposición.
Para abordar esta limitación, ASML planea trasladar High-NA EUV a un formato de retícula de 12 pulgadas, lo que permitirá que el nuevo equipo maneje chips más grandes y cubra la mayor escala de dispositivos de grado de centro de datos que los equipos EUV existentes ya pueden producir. Los equipos de litografía proyectan patrones de circuitos en obleas de silicio dejando pasar la luz a través de una máscara que lleva patrones de chips. Por lo tanto, el tamaño de la máscara determina directamente cuánto contenido de diseño se puede cubrir en una exposición.
En términos de implementación industrial, Intel ha utilizado el sistema High-NA de ASML en chips para portátiles, pero TSMC y Samsung aún no han implementado este equipo en la producción en masa a gran escala de chips lógicos. ASML espera demostrar una línea piloto que utiliza una máscara más grande en 2031 y planea llevar la tecnología a una producción de alto volumen en 2033.
El director de tecnología de ASML, Marco Pieters, dijo a Reuters que si todas las partes de la industria pueden trabajar juntas para avanzar, se espera que la eficiencia de producción de estos sistemas aumente en un 40%. Esta medida también pretende ampliar el ámbito de aplicación del EUV High-NA, porque se espera que este tipo de equipo sea más caro y técnicamente más exigente que el EUV existente, y los fabricantes de chips sólo estarán dispuestos a adoptarlo a gran escala si la producción es lo suficientemente alta.
El cronograma de la industria también muestra que High-NA EUV está pasando gradualmente de las primeras pruebas a una planificación de producción más amplia. SK Hynix dijo que está considerando unirse a la alianza para promover la introducción de máscaras de 12 pulgadas y ha fijado 2028 como el plazo objetivo para utilizar High-NA EUV para la producción en masa de DRAM; Samsung también planea utilizar High-NA EUV para la producción de DRAM de alta capacidad en 2028, y TSMC espera introducir esta tecnología en la fabricación a gran escala de chips de proceso avanzado a partir de 2030.
Estos desarrollos muestran que la solución de máscara de gran tamaño de ASML está resolviendo principalmente otro nivel de problemas: permitir que High-NA EUV no solo proporcione una mayor resolución, sino que también admita los diseños de chips cada vez más grandes que requieren los sistemas de inteligencia artificial y la infraestructura de la nube.
Comentarios