Resumen:
En la definición oficial de Huawei, la Ley de Tao no es simplemente una pila física de varios chips como cree erróneamente el mundo exterior. Este es también el mayor malentendido de esta tecnología central por parte del público. Xu Songyu, director del Departamento de Gestión de Productos de Chips Terminales Inalámbricos Comerciales de Semiconductores de Huawei, publicó recientemente una interpretación técnica.
La tecnología de plegado lógico no es de ninguna manera un simple apilamiento físico de múltiples chips. En cambio, todo el diseño del sistema se completa desde una perspectiva tridimensional en la etapa inicial del diseño del chip, integrando diferentes funciones. Los circuitos lógicos de alto rendimiento se distribuyen en la posición más adecuada en el espacio tridimensional, y múltiples DIE se tratan completamente como un chip completo para un diseño colaborativo de enlace completo, logrando en última instancia el efecto de acortar el enrutamiento de la señal y aumentar la densidad del transistor, y realmente cosechar los beneficios duales del rendimiento y el consumo de energía.
La serie Kirin 9050, que se lanzó oficialmente a la producción en masa, tiene más de 50 millones de puntos de unión híbrida en un solo chip y más de 5 millones de interconexiones de señal efectivas. En comparación con el producto de la generación anterior, la densidad del transistor se ha incrementado directamente en un 53,5%. Traducido a la experiencia de uso real, supone una mejora extremadamente significativa en el rendimiento y la eficiencia energética.
Entre ellos, la frecuencia de la CPU del Kirin 9050 Pro aumenta en un 12,7%, la eficiencia energética de los núcleos grandes de la CPU aumenta en un 41%, el rendimiento de la GPU aumenta en un 40%, la eficiencia energética de la GPU aumenta en un 45%, la potencia informática de la NPU aumenta directamente en un 140% y la eficiencia energética de la NPU también aumenta en un 66%.
Como tecnología de soporte central de la tecnología de plegado lógico, la precisión del proceso de unión híbrida determina directamente el efecto de plegado final. Huawei ha declarado públicamente que para lograr un plegado lógico efectivo, la relación entre el espaciado del enlace híbrido y el espaciado del metal superior del chip debe ser inferior a 3.
El espacio entre metales superior del Kirin 9050 Pro es de 720 nm y el espacio de unión correspondiente debe ser inferior a 2 micras. Actualmente, Huawei ha logrado la precisión del proceso relevante a 1,5 micras y podrá avanzar el espaciado de unión a 1 micra en 2027. Este proceso continuará optimizándose de forma iterativa.
Cuando la relación entre el espacio de unión y el espacio del metal superior alcance 1:1, la ruta de transmisión de señal crítica dentro del chip se acortará considerablemente y la eficiencia energética alcanzará un nuevo nivel. Al mismo tiempo, el espaciado reducido puede acomodar una mayor cantidad de canales de señal de alta velocidad, agregar una gran cantidad de rutas de interconexión y admitir la implementación de diseños de plegado lógico más complejos.
Xu Songyu también reveló específicamente que el chip Kirin 2027 de próxima generación ya está listo para su desarrollo. Al momento de la publicación de la interpretación pública, los resultados de las pruebas de todos los proyectos están en línea con las expectativas. La ruta lógica de la tecnología de plegado es totalmente factible para una evolución iterativa continua en los próximos diez años.
Comentarios