Resumen:
Jeff Pu, analista de GF Securities de Corea del Sur, cree que Nvidia podría adoptar la tecnología de embalaje Foveros en la segunda mitad de 2028. Esta noticia aún debe considerarse con cautela: aún no se han anunciado contratos relevantes ni productos específicos. Esta especulación se hace eco de un informe inicial de DigiTimes de enero de este año. Los informes en ese momento mencionaron que los componentes de soporte de las futuras GPU de la serie Feynman de Nvidia pueden usar el proceso 18A o 14A de Intel, mientras que la producción de los chips GPU principales aún se completará mediante los procesos avanzados de TSMC.
En otras palabras, Intel será el principal responsable de los módulos IP no centrales o de los procesos de back-end una vez completada la fabricación de las obleas. Está previsto que el proceso 14A se ponga en producción a gran escala en la segunda mitad de 2028, lo que es coherente con el cronograma indicado por Jeff Pu.
La fabricación de aceleradores de IA se divide en procesos de front-end y back-end: el front-end produce principalmente circuitos en obleas; el back-end incluye el corte de obleas, la interconexión y la integración de varios troqueles desnudos en carcasas de embalaje, lo que en última instancia produce chips que se pueden utilizar en centros de datos.
Intel todavía está intentando alcanzar a TSMC en el campo de la fundición de los procesos más avanzados. Pero en el circuito de empaquetado, las tecnologías EMIB, EMIB-T y Foveros de Intel están relativamente maduras. Se dice que Google ha expresado interés en EMIB-T y planea usarlo en su procesador de tensor de IA TPU de desarrollo propio.
EMIB se basa en puentes de silicio incrustados en el sustrato para conectar múltiples núcleos lateralmente. EMIB-T añade a esta arquitectura TSV (Through Silicon Via), que es un canal de interconexión vertical que penetra en la oblea de silicio para transmitir directamente energía y señales.
Foveros va un paso más allá al apilar matrices informáticas u otros chips verticalmente encima de la matriz base. Esta estructura puede reducir el área lateral del paquete y acortar las líneas de interconexión, lo que se espera que aumente el ancho de banda y mejore la eficiencia energética.
Para Nvidia, la diversificación de los proveedores de embalajes back-end puede reducir la dependencia de la capacidad de producción de embalajes de TSMC: actualmente existe una fuerte demanda de aceleradores de IA globales y la capacidad de producción de embalajes de TSMC es muy limitada.
Para Intel, si gana proyectos relacionados con Feynman, la mayor importancia radica en completar la verificación industrial de la tecnología Foveros en lugar de lograr la victoria inmediata en el campo de la litografía avanzada.
Comentarios