Resumen:
CXMT se enfrenta a una dura prueba de rendimiento en el camino hacia la memoria de alto ancho de banda (HBM) de vanguardia. Según el medio tecnológico wccftech citando encuestas sobre la cadena de suministro de la industria y los últimos informes divulgados por la industria coreana, Changxin Memory encontró serios cuellos de botella en el proceso durante la producción de prueba de partículas de memoria HBM3 apiladas de 8 capas para chips informáticos de inteligencia artificial. La tasa de rendimiento global ha estado oscilando durante mucho tiempo en el rango bajo del 25% al 30%. Si se superponen los extremadamente estrictos vínculos de embalaje final y prueba y evaluación del rendimiento, casi el 80% de los productos de chips que están fuera de línea ni siquiera pasan la prueba de inspección final. La tasa de rendimiento integral real enfrenta enormes desafíos.
Como columna vertebral de la industria de semiconductores de almacenamiento de China, Changxin Memory ha logrado avances significativos en la fabricación de chips de memoria DDR4 convencionales y DDR5 de nivel de 17 nm en los últimos años. Según se informa, su tasa de rendimiento de DRAM convencional ha superado el 90% y rápidamente ha capturado participación de mercado en los principales mercados mundiales de memoria para servidores y consumidores. Sin embargo, en comparación con los módulos DRAM planos tradicionales de una sola capa, la tecnología de HBM tiene una gran diferencia en la complejidad del empaquetado. No solo requiere el apilamiento vertical de múltiples matrices DRAM, sino que también se basa en una interconexión a través de silicio (TSV) de alta precisión, soldadura por microgolpes y materiales de embalaje avanzados y sofisticados. Este proceso de fabricación de alto umbral impone requisitos extremadamente estrictos al control del proceso. Cualquier defecto en el troquel de una sola capa o error de alineación de las microinterconexiones conducirá directamente al desguace de todo el costoso chip apilado de HBM.
El chip HBM3 de Changxin Memory se fabrica principalmente mediante un proceso de 16 nanómetros y adopta una arquitectura de apilamiento vertical de 8 capas. Debido a la falta de soporte del sistema de litografía ultravioleta extrema (EUV), las empresas tienen que depender en gran medida de soluciones de exposición múltiple a la ultravioleta profunda (DUV) con múltiples pasos de proceso adicionales, lo que prácticamente duplica la tasa de defectos y la dificultad de control del estrés del empaque. Una vez terminadas la fabricación de las obleas y la laminación preliminar, el rendimiento aproximado sólo se mantuvo en aproximadamente una cuarta parte. En la posterior evaluación final de la calidad de la integridad de la señal de alta frecuencia, el consumo de energía de calefacción y la estabilidad a largo plazo, sólo alrededor del 70% de las muestras supervivientes apenas podían cumplir los estándares. Como resultado, por cada 100 chips HBM3 que salían de la línea de montaje, sólo unos 20 podían cumplir realmente con los estándares de entrega comercial.
En marcado contraste, los tres gigantes tradicionales del mercado mundial de HBM, SK Hynix, Samsung Electronics y Micron Technology, han experimentado años de pulido de líneas de producción. La tasa de rendimiento de sus líneas de producción HBM3 y HBM3E más avanzadas ha aumentado constantemente hasta un nivel de madurez del 60% o incluso más, y están avanzando constantemente hacia la arquitectura HBM4 de próxima generación. La tasa de rendimiento actual de Changxin Memory de alrededor del 25% significa que el costo irrecuperable de las obleas y materiales desechados para fabricar un único chip HBM utilizable es extremadamente alto, lo que restringe directamente su ritmo de entrega a gran escala a los clientes nacionales de chips de potencia informática de IA, como Huawei Ascend, Cambrian y Alibaba Pingtouge.
Aunque la baja tasa de rendimiento inicial ha generado una enorme presión de pérdida de capacidad financiera y de producción para Changxin Memory, poder ejecutar todo el proceso de prueba y apilamiento físico de HBM3 en un entorno de estrictos controles de exportación externos y bloqueos técnicos aún indica que China Semiconductor ha cruzado el umbral de verificación de prototipos más difícil en el campo de la integración heterogénea avanzada. Para Changxin Storage, la propuesta central en esta etapa ha pasado de "se puede fabricar" a "cómo abordar la tasa de rendimiento". Con el ajuste continuo del posterior proceso de envasado apilado por prensado en caliente, la acumulación de experiencia en los parámetros de las máquinas de la línea de producción y la optimización colaborativa con los gigantes locales de envasado y pruebas, si Changxin Storage puede aumentar la tasa de rendimiento general a una línea de equilibrio económicamente viable durante el ciclo de producción en masa planificado desde finales de 2026 a 2027 se convertirá en un punto decisivo clave para determinar la autosuficiencia de la cadena de suministro de energía informática de IA nacional.
>
Comentarios