El ambicioso nodo 18A de Intel se enfrenta a dos obstáculos importantes a medida que se acerca a la producción en masa: las tasas de rendimiento se sitúan por debajo del 10% y la densidad de SRAM está en desventaja en comparación con el proceso N2 de la competencia de TSMC. Estos desafíos podrían obstaculizar la implementación del nodo en la cartera de CPU, inteligencia artificial y chips personalizados de próxima generación de Intel.
Informes recientes indican que Intel enfrenta enormes desafíos de rendimiento en el nodo 18A, lo que puede retrasar su tiempo de producción en masa. Según Chosun Ilbo de Corea del Sur, la tasa de rendimiento actual es inferior al 10%, lo que significa que casi 9 de cada 10 chips producidos son defectuosos.
Este es un problema importante, especialmente porque Intel canceló el nodo de proceso de 20A (2 nm) para los clientes de fundición y transfirió recursos al nodo de 18 A (1,8 nm). Si los rendimientos inferiores al 10% resultan exactos, está claro que el nodo no será adecuado para la producción comercial, al menos hasta que se realicen mejoras significativas.
Empacar transistores en diseños cada vez más densos en estos nodos de vanguardia es un enorme obstáculo de ingeniería que afecta a toda la industria de los semiconductores. La tasa de rendimiento de la fundición de Samsung para procesos inferiores a 3 nanómetros está actualmente por debajo del 50%, y se dice que la tasa de rendimiento de su tecnología Gate-All-Around (GAA) es tan baja como del 10% al 20%.
Sin embargo, hay motivos para ser optimistas sobre el nodo 18A de Intel, ya que la compañía todavía tiene varios meses para perfeccionar el proceso antes de que se espere la producción en masa en 2025. El nodo 18A impulsará productos de alto perfil como chips de servidor Intel, CPU móviles y chips de inteligencia artificial personalizados, y los retornos potenciales son enormes.
Si Intel puede aumentar rápidamente la tasa de rendimiento de 18A a un nivel respetable (más del 60%) en los próximos meses, el nodo aún puede impulsar el desarrollo de los productos de próxima generación de la compañía.
Aún así, los problemas de rendimiento no son el único desafío que enfrenta Intel con 18A. Según se informa, TSMC también obtuvo una ventaja en otra área clave: la densidad de SRAM.
Según el plan de promoción ISSCC2025, el nodo N2 (nivel de 2 nm) de TSMC reduce la celda de bits SRAM de alta densidad a aproximadamente 0,0175 μm², con una densidad que alcanza los 38 Mb/mm². En comparación, el nodo 18A de Intel alcanzó 0,021 μm² y 31,8 Mb/mm², lo que está más cerca de los nodos N3E y N5 de la generación anterior de TSMC, lo cual es una clara diferencia.
Como los diseños de chips requieren más SRAM, aumentar la densidad de estas pequeñas celdas de memoria es fundamental para mantener diseños compactos y eficientes. Aquí es donde entran en juego los transistores de puerta completa (GAA).
En comparación con los transistores de efecto de campo de aletas tradicionales (finFET), los transistores GAA logran un escalado más estricto al controlar los canales en todos los lados. Este control estricto reduce las fugas en tamaños pequeños, lo que permite SRAM de mayor densidad. Tanto Intel como TSMC están utilizando GAA para reducir sus bits SRAM, pero TSMC los ha empaquetado de manera más densa con su nodo N2.