A medida que los procesos de fabricación de chips continúan avanzando, la cantidad de transistores en un solo chip continúa creciendo, de decenas de miles a decenas de miles de millones en la actualidad. Durante mucho tiempo, aumentar la densidad de los transistores ha sido la principal forma de lograr circuitos integrados a mayor escala, y nuestra atención se ha centrado en mejorar los procesos de fabricación de chips. Sin embargo, a medida que el proceso se acerca al límite físico, este camino ya no es sostenible. La aparición de la tecnología de empaquetado de chips múltiples nos ha brindado otra forma de aumentar la cantidad de transistores y la escala de los circuitos.


Al igual que la hoja de ruta de la tecnología de chips mostrada recientemente por TSMC en IEDM, existen dos métodos diferentes de integración de chips: 3DHeteroIntegration y MonolithicIntegration:

1. 3DHeteroIntegration, tecnología de integración 3D heterogénea. Es una tecnología de empaquetado e interconexión que realiza el apilamiento de chips apilando e interconectando verticalmente múltiples chips desnudos (Chiplets) con diferentes funciones. La ventaja es que se pueden mezclar y combinar chips de diferentes nodos de proceso para lograr una mayor densidad de rendimiento.

2. Integración monolítica, es decir, tecnología de integración de un solo chip. Utiliza un proceso de fabricación unificado para integrar componentes de circuito con diferentes funciones en un sustrato de silicio para producir un único chip complejo a gran escala. La ventaja es una transmisión de señal más rápida y la ausencia de cuellos de botella en la interconexión entre chips.

Ambas son formas importantes de realizar circuitos integrados a gran escala. 3DHetero Integration se basa en la tecnología de embalaje, mientras que Monolithic Integratio se basa en la tecnología de procesos. Bajo el efecto combinado de los dos, TSMC espera lograr una solución de chip que integre más de 1 billón de transistores alrededor de 2030. La cantidad de transistores en un solo chip también está creciendo rápidamente a 200 mil millones, y la tecnología de proceso alcanzará 1 nanómetro.


El chip más grande actualmente es el M3Max de Apple. La cantidad de transistores en este chip alcanza los 92 mil millones y se fabrica utilizando el proceso TSMC de 3 nm más avanzado. En el nodo de proceso anterior (TSMC 4 nm), el chip individual más grande era la GPU H100 de NVIDIA, con 80 mil millones de transistores integrados en su núcleo y un área de chip de 814 milímetros cuadrados.


En cuanto a las soluciones de integración de múltiples chips, se encuentran principalmente en las tarjetas aceleradoras de centros de datos de AMD e Intel. Por ejemplo, la tarjeta aceleradora InstinctMI300XAI lanzada por AMD este año utiliza el apilamiento entre chips TSMC SoIC3D y la tecnología de empaquetado avanzada CoWoS para integrar 12 chips pequeños de proceso de 5/6 nm (HMB y E/S son de 6 nm). El número de transistores alcanza la asombrosa cifra de 153 mil millones. PonteVecchio de Intel integra 47 chips aceleradores FPGA y HPC, y todo el chip contiene la asombrosa cantidad de 100 mil millones de transistores.


↑ Intel Ponte Vecchio

En productos para usuarios comunes, AMD adoptó la tecnología de empaquetado de chips múltiples antes que Intel. Ya con el procesador de servidor EPYC lanzado en 2017, AMD utilizó una solución de módulo multichip (MCM) para integrar múltiples componentes a nivel de chip en el mismo paquete de procesador. En 2019, esta tecnología se aplicó a la serie de procesadores de consumo Ryzen. La serie AMD Ryzen 3000 que utiliza la arquitectura Zen2 utilizó un diseño de separación de chips por primera vez. La parte central utilizó el TSMC de 7 nm de mayor costo y la parte IO usó 12 nm. Finalmente, las partes del núcleo y IO se integraron en el mismo sustrato.


↑AMDRyzen8000

Posteriormente, AMD continuó optimizando la arquitectura de chiplets, dándole a AMD una clara ventaja en rendimiento y rentabilidad, y logró un gran éxito comercial.

Por el contrario, Intel no utilizó la tecnología de empaquetado integrado de múltiples chips en productos de consumo hasta que se lanzó el procesador Core Ultra a fines de 2024. Aunque es un poco más tarde que la serie Ryzen de AMD, esto marca la entrada completa de los fabricantes de chips x86 en la era de los múltiples chips.


↑ Intel Core Ultra

Core Ultra tiene cuatro chips pequeños, ComputeTile, GraphicsTile, SoCTile e I/OTile, que están conectados entre sí a través de la tecnología de empaquetado Foveros3D de Intel para lograr una integración heterogénea en la arquitectura central.


Según Intel, el núcleo de la tecnología de empaquetado Foveros3D es apilar verticalmente múltiples chips expuestos en el sustrato del chip lógico a través de microcontactos (Microbumps) y utilizar TSV (agujeros pasantes) para realizar la interconexión de señales verticales entre chips. Este método de envasado vertical 3D puede realizar el envasado mixto y la combinación de chips heterogéneos. Su eficiencia espacial y densidad de rendimiento son muy altas, lo que mejora enormemente la flexibilidad del diseño del chip.

No hay duda de que la tecnología de empaquetado integrado de chips múltiples se ha convertido en una tecnología importante para el desarrollo de chips ahora e incluso en los próximos cinco años. También nos interesa la evolución de la tecnología de envasado en el pasado.

La historia del desarrollo y los productos representativos del embalaje de chips:

1.Paquete DIP: paquete dual en línea, popular en las décadas de 1970 y 1980, y el producto típico es 8086CPU.

2. Paquete PGA: un paquete con orificios de conexión, popular gracias a Intel80486.

3.Paquete PQFP: Paquete plano cuádruple de plástico, utilizado en microprocesadores en las décadas de 1990 y 2000.

4. Paquete BGA: conjunto de rejilla de bolas, con Pentium como producto típico, popular entre mediados y finales de los años 1990.

5. FlipChipCSP: paquete a escala de chip Flip, utilizado en las CPU de las series IntelCore y AMDAthlon.

6.Embalaje MCM: embalaje de módulo multichip, procesador de servidor EPYC.

7. Empaquetado de chiplets: Para procesadores modernos y aceleradores de IA, como Zen4 e Intel Ponte Vecchio.

A medida que los chips se vuelven más pequeños y más funcionales, la tecnología de empaquetado continúa evolucionando para satisfacer las necesidades de costo y rendimiento eléctrico. Estas diversas tecnologías de empaquetado e interconexión también seguirán evolucionando e innovando, impulsando a la industria a lograr un mayor rendimiento y complejidad de chips de fusión heterogéneos para satisfacer las necesidades continuas de aplicaciones como la IA y la informática de alto rendimiento. El desarrollo coordinado de procesos de fabricación y embalaje también abrirá un nuevo espacio de crecimiento para la industria de la información electrónica.