Resumen:
Recientemente se filtró el pronóstico del indicador técnico de la plataforma de tecnología de memoria de próxima generación G6 del fabricante nacional de DRAM Changxin Technology.
El plan muestra que Changxin continuará utilizando el proceso de litografía DUV para producir memoria de generación G6, que se espera que se lance tan pronto como 2028. El área de la unidad de chip se reducirá aún más de 0,00128205 micrones cuadrados en la generación G5 a 0,000896 micrones cuadrados, una reducción del 30 %.
En ausencia de máquinas de litografía EUV, Changxin se está acercando a los límites físicos de esta tecnología a través de una optimización profunda de la combinación de procesos DUV.
Según los datos de pronóstico publicados por el técnico de la plataforma X, Frederick Chen, la reducción de área unitaria del G6 se logrará optimizando continuamente la máquina de litografía de inmersión DUV de 193 nm, combinada con la tecnología de patrón cuádruple autoalineado (SAQP), y algunos niveles utilizarán el proceso de patrón doble autoalineado (SADP).
Desde la perspectiva de los indicadores de los nodos de proceso, el espaciado WL (línea de palabras) de G6 se reducirá aún más de 33,3 nanómetros de G5 a 28 nanómetros, el espaciado BL (línea de bits) se reducirá de 38,5 nanómetros a 32 nanómetros y el espaciado AA (área activa) se reducirá de 23,9 nanómetros a 20 nanómetros.
La solución fotorresistente se actualizará simultáneamente. La capa de corte AA se actualizará de 193i LE4 a 193i LE4 o X-SADP, y también se introducirá la opción X-SADP para la capa de contacto de línea de bits.
La primera introducción del proceso de vinculación es la variable técnica más crítica en el plan del G6.
En la tabla de pronóstico, la capa M0 de G6 está marcada como "193i LELE unida", lo que significa que Changxin planea usar enlaces híbridos a nivel de oblea para desacoplar la matriz de almacenamiento DRAM de los circuitos lógicos periféricos y luego apilar las interconexiones.Esta idea es muy consistente con el diseño técnico de Changxin en la arquitectura 4F². Cao Kanyu, presidente de Changxin Technology, dejó claro en la 4ª Conferencia sobre chips y chips integrados que uno de los principales avances de la arquitectura 4F² es desacoplar la DRAM de los procesos CMOS y luego lograr una interconexión de alta velocidad mediante enlaces híbridos a nivel de oblea. Este es un punto de inflexión clave para la DRAM desde el escalado bidimensional a la integración tridimensional. Changxin espera lanzar una nueva generación de productos RDIMM DDR5 que incorporen esta tecnología a finales de este año.
G6 puede ser el producto de última generación con estructura de chip de memoria 6F². El pronóstico señala que
Changxin ha desarrollado la tecnología de memoria 3D con anticipación y sus capas de apilamiento de DRAM 3D pueden alcanzar más de 64 capas. Se espera que los productos de la generación G7 lanzados después de 2030 cambien a una estructura 4F² o una arquitectura de memoria 3D.
Comentarios