Resumen:
La rápida expansión de la industria mundial de la inteligencia artificial está provocando una grave escasez en el suministro de chips de memoria, especialmente el aumento de la demanda de memoria de gran ancho de banda (HBM), que ha presionado a la reasignación de la capacidad de producción de DRAM tradicional. En este contexto, el ex director ejecutivo de Intel, Pat Gelsinger, está apostando por un nuevo tipo de tecnología de memoria, con la esperanza de resolver los problemas de capacidad, ancho de banda y consumo de energía a largo plazo que enfrentan los chips de IA cambiando la forma en que se diseñan las celdas de memoria tradicionales.
La tecnología se llama Z2RAM y fue desarrollada por la nueva empresa estadounidense Nagare Labs. La empresa fue fundada por los investigadores del Instituto de Tecnología de Georgia, Suman Datta y Shimeng Yu. Su base de investigación proviene de años de exploración de nuevas tecnologías de almacenamiento, como la memoria ferroeléctrica y la memoria resistiva de acceso aleatorio.
Playground Global, la institución de inversión en la que Kissinger participa actualmente, lideró la ronda de financiación inicial de 5 millones de dólares de Nagare Labs. Ha mostrado un considerable interés en esta tecnología y cree que Z2RAM tiene la oportunidad de combinar las ventajas de SRAM, DRAM y la memoria flash para crear un nuevo tipo de memoria con alta densidad, alta velocidad y escalabilidad.
Kissinger señaló que en las últimas tres décadas, las principales tecnologías de almacenamiento que se han comercializado ampliamente no han experimentado cambios fundamentales. Las memorias flash SRAM, DRAM y NAND siguen constituyendo la base de almacenamiento de los equipos informáticos modernos. Sin embargo, a medida que los requisitos informáticos de la inteligencia artificial crecen rápidamente, las limitaciones de las arquitecturas de almacenamiento tradicionales se vuelven cada vez más obvias.
El avance más importante de esta tecnología es rediseñar la forma en que la celda de memoria almacena la carga.
La DRAM tradicional suele utilizar una estructura 1T1C, es decir, un transistor está emparejado con un condensador y el condensador almacena carga para representar los datos. Debido a que la carga en el capacitor se pierde con el tiempo, la DRAM debe actualizar los datos periódicamente y el proceso de lectura es destructivo y requiere reescritura después de la lectura.
La SRAM utiliza un diseño diferente y normalmente requiere seis transistores para formar una celda de memoria. No necesita ser actualizado periódicamente como la DRAM, y la velocidad de lectura es muy rápida, por lo que se usa ampliamente como caché dentro del procesador. Sin embargo, el precio es que el área de la unidad de almacenamiento es mayor y el costo de fabricación es alto, lo que dificulta lograr una expansión a gran escala y de alta densidad como DRAM y NAND.
Z2RAM intenta encontrar un nuevo equilibrio entre ambos. Utiliza dos transistores para formar una unidad de memoria, en lugar de utilizar un condensador separado en la DRAM tradicional. En cambio, utiliza la capacitancia de puerta del segundo transistor para almacenar carga.
Suman Datta, cofundador de Nagare Labs, explicó que este diseño permite una lectura no destructiva. En otras palabras, al leer datos, no es necesario consumir la carga de almacenamiento y luego realizar una operación de reescritura como la DRAM tradicional, por lo que se espera que reduzca la latencia de acceso y mejore la eficiencia general del almacenamiento.
En términos de densidad, Nagare Labs predice que la densidad de almacenamiento por unidad de área de la Z2RAM de primera generación puede ser más de cinco veces mayor que la de la SRAM tradicional. Por ejemplo, si la SRAM de la misma área puede proporcionar 64 MB de capacidad, entonces usando Z2RAM, la capacidad teóricamente se puede aumentar a aproximadamente 320 MB mientras se mantiene un nivel de ancho de banda cercano al de SRAM.
Esto es especialmente importante para los procesadores de inteligencia artificial. Actualmente, los aceleradores de IA dependen cada vez más de HBM para proporcionar un enorme ancho de banda de memoria, pero HBM requiere una tecnología de empaquetado apilable compleja, altos costos de fabricación y limitaciones en el consumo de energía y el área de empaquetado.
Por otro lado, algunos procesadores utilizados específicamente para la inferencia de IA utilizan una gran cantidad de SRAM en el chip para minimizar el retraso del procesador en el acceso a la memoria externa. Sin embargo, la densidad de SRAM es limitada, lo que hace que el chip haga un compromiso entre capacidad y unidades informáticas dentro de un área limitada.
Por ejemplo, la LPU NVIDIA Groq 3 utiliza una gran cantidad de SRAM como recursos de almacenamiento en el chip, y la capacidad de SRAM de un solo chip es de aproximadamente 500 MB. Según la visión técnica de Nagare Labs, si Z2RAM puede alcanzar la densidad cinco veces esperada, entonces la misma área puede acomodar varias veces la cantidad de datos de la SRAM tradicional. Esto puede reducir la cantidad de procesadores necesarios para los grandes sistemas de inferencia de IA y reducir la presión sobre la transferencia de datos entre diferentes chips.
Otra característica importante de Z2RAM es el uso de materiales semiconductores de óxido, que se planea integrar directamente en la parte superior del chip lógico informático mediante tecnología de enlace híbrido 3D.
Esto significa que no tiene que depender completamente de la arquitectura tradicional de separar el chip de memoria del procesador. En cambio, tiene la oportunidad de apilar capas de almacenamiento de alta densidad directamente cerca del chip informático para acortar la distancia de transmisión de datos. Su idea de diseño es algo similar al apilamiento de caché SRAM adicional de AMD en el procesador a través de la tecnología 3D V-Cache, pero Z2RAM espera proporcionar una mayor densidad de almacenamiento.
En términos de tecnología de fabricación, Nagare Labs también planea aprovechar la idea de apilamiento vertical de la memoria flash NAND para construir múltiples capas de almacenamiento capa por capa. A diferencia de HBM y LPDDR, que dependen de complejos paquetes de memoria de alta densidad, la compañía espera lograr una fabricación multicapa relativamente simple a través de semiconductores de óxido y procesos de back-end. Si esta solución tiene éxito, tendrá la oportunidad de reducir el costo de fabricación del almacenamiento en chip de gran capacidad.
Sin embargo, Z2RAM aún se encuentra en una etapa muy temprana de desarrollo. Nagare Labs acaba de completar una ronda de financiación inicial de 5 millones de dólares. Los resultados en esta etapa son principalmente prototipos de laboratorio y aún no han entrado en la etapa madura de fabricación de chips.
La empresa está buscando socios fabulosos que puedan proporcionar capacidades de I+D y fabricación, con la esperanza de hacer avanzar la tecnología desde el entorno de sala limpia de un laboratorio universitario hasta la verificación de la producción a mayor escala. Según el plan actual, Nagare Labs espera proporcionar muestras de chips de memoria Z2RAM en funcionamiento dentro de los próximos cuatro años y esforzarse por lograr envíos comerciales dentro de los próximos diez años.
Al mismo tiempo, esta tecnología también enfrenta muchos desafíos de ingeniería.
El primero es el problema de la integración con los chips informáticos. Z2RAM debe conectarse al procesador o al acelerador de IA mediante un enlace híbrido 3D, pero la industria aún no ha formado un estándar de interfaz unificado adecuado para este nuevo tipo de memoria. Los investigadores de Georgia Tech dijeron que sin estándares industriales maduros, es posible que Nagare Labs necesite desarrollar su propia tecnología de interfaz, lo que aumentará la complejidad del diseño y la comercialización del producto.
El segundo es la confiabilidad del material. Los semiconductores de óxido tienen ciertas ventajas en cuanto a estabilidad térmica y resistencia a la radiación, pero pueden ocurrir defectos como vacantes atómicas dentro del material. Estos defectos microscópicos pueden afectar el voltaje umbral del transistor, e incluso pequeños cambios de voltaje pueden causar errores de datos en la celda de memoria.
Para los productos de memoria, la confiabilidad suele ser más importante que el máximo rendimiento en el laboratorio. Cualquier nueva tecnología de almacenamiento debe someterse a retención de datos a largo plazo, vida de lectura y escritura, cambios de temperatura y verificación de consistencia de fabricación antes de que realmente pueda ingresar al mercado comercial.
El cofundador de Nagare Labs también admitió que ha habido una gran cantidad de nuevas empresas de memoria en la historia que han intentado desafiar la tecnología tradicional de memoria DRAM y flash, pero finalmente fracasaron. Incluso si una tecnología funciona bien en el laboratorio, eso no significa que pasará los estrictos estándares de calidad de la industria de los semiconductores y entrará en la cadena de suministro de los sistemas informáticos existentes.
La razón por la que Kissinger es optimista sobre Z2RAM está estrechamente relacionada con el cuello de botella de memoria que enfrenta la industria actual de la IA. El entrenamiento y la inferencia de grandes modelos de lenguaje no solo requieren una potente potencia informática, sino que también requieren la alimentación continua de grandes cantidades de datos al procesador. Cuando la velocidad de procesamiento de la unidad informática excede con creces la capacidad de suministro de datos de la memoria, el procesador debe esperar a recibir datos, lo que genera recursos informáticos costosos que no se pueden utilizar por completo.
Actualmente, HBM es la principal solución para resolver el problema del ancho de banda de la memoria de los aceleradores de IA, pero no está exenta de defectos. Gelsinger cree que si Z2RAM puede alcanzar el rendimiento esperado, tendrá la oportunidad de proporcionar soluciones diferentes a las de HBM existentes en términos de densidad de almacenamiento, velocidad y consumo de energía.
Vale la pena señalar que Z2RAM no es una tecnología que pueda resolver la escasez de suministro global de DRAM y HBM en el corto plazo. Incluso si en los próximos cuatro años estuvieran disponibles muestras de ingeniería, la comercialización a gran escala todavía está muy lejos. La actual escasez de oferta de memoria global se debe principalmente al aumento de la demanda de los centros de datos de IA y a que Samsung, SK Hynix y Micron están transfiriendo más capacidad de producción a HBM y productos de memoria para servidores.
Ars Técnica
+2
Si Z2RAM puede llegar a producirse en masa, su importancia más importante puede residir en cambiar la arquitectura de almacenamiento de los procesadores futuros, en lugar de simplemente aumentar el suministro de chips de memoria tradicionales. Se espera que permita a los procesadores de IA obtener mayor espacio de almacenamiento de alta velocidad dentro del chip, reducir la dependencia del ancho de banda de la memoria externa y brindar nuevas opciones de diseño para la próxima generación de aceleradores de IA.
Desde SRAM hasta DRAM y memoria flash NAND, la industria de los semiconductores ha formado un sistema de tecnología de almacenamiento relativamente maduro. Z2RAM intenta romper el antiguo equilibrio entre rendimiento y densidad entre estas tecnologías. Sin embargo, todavía es un concepto técnico en etapa de laboratorio. Para que con el tiempo se pueda transformar un resultado de investigación científica en un producto comercial competitivo será necesario dedicar tiempo y probar el proceso de fabricación.
Comentarios